PCI设备驱动揭秘：深入解析驱动程序核心



如何解析vivadoxDMA（PCIe）核数据传输原理（双口ram）？

如何深入解析Xilinx Vivado中的xDMA（PCIe）核数据传输原理与双口RAM交互？

在高速接口领域，PCIe（PCI Express）凭借其点对点串行连接的革新设计，已取代PCI，成为现代系统间的首选连接方式。它通过专用连接为每个设备提供专属带宽，显著提升数据传输速率，让PCIE成为高性能应用的理想选择。

本文将揭示基于Xilinx FPGA的PCIE通信平台，特别是利用xDMA技术实现的HDMI视频采集方案，让复杂的技术变得简单易懂。

基于xDMA的PCIe平台构建

本项目基于Xilinx官方的xDMA方案，为FPGA用户提供了完整的PCIe通信解决方案，包括驱动安装和预编译的QT上位机程序。我们已优化了FPGA工程，使之适应Xilinx系列FPGA，省去了驱动寻找和上位机开发的繁琐过程，直接通过Vivado工程快速上手。

工程中，我们通过HDMI输入接口实时采集视频，利用xDMA将数据传输至PCIe接口，再通过上位机显示，实现了视频采集与输出的同步操作，适用于医疗、军工等行业的高速图像传输需求。

设计思路与实现

设计的核心在于将PCIe通信划分为三部分：FPGA程序、逗衡驱动和上位机程序。FPGA负责构建通信框架和协议处理，驱动作为数据传输的桥梁，而上位机则负责接收和显示数据。

视频输入通过笔记本模拟的HDMI接口，解码和缓存由silicon9134和AXI4总线完成，其中还包含3帧缓存，保证了数据的稳定传输。

Vivado工程详解

针对Xilinx的xc7k325tffg900-2开发板，我们使用Vivado 2019.1进行设计，输入为HDMI，输出为PCIe X8，目标是实现QT上位机的显示试验。工程中的资源分配和功耗预估，展示了高效的设计效率。

驱动与上位机软件

驱动部分，我们提供了Windows系统的安装指南，与测速试验紧密相连。上位机软件采用QT5.6.2版本，用户可通过这些工具进行调试和验证。

获取资源

为了让读者顺利获取工程代码，我们提供了详细的获取方式，但由于代码过大，我们通过网络链接分享，具体获取方式请通过私信获取。

总结

本文详细剖析了基于xDMA的PCIe核在FPGA中的实际应用，无论你是学生、研究生还是在职工程师，都能从中找到有价值的信息，助力你在高速接口和图像传输领域取得突破。

Linux驱动学习:应先了解驱动模型

学习Linux驱动应先了解驱动模型，以下是需要了解的关键点：

驱动模型的重要性：

驱动模型旨在简化设备管理，实现设备的分层化和面向对象化。通过抽象设备总线与设备层次，提供统一接口处理不同类型设备，提高设备兼容性和可维护性。

传统与现代驱动模型的区别：

传统驱动模型：设备组织成树状或列表结构，不同总线间缺乏一致性，设备管理复杂。现代驱动模型：抽象总线属性、回调函数等，形成通用总线模型，包括设备发现、总线关闭、电源管理等操作，确保设备在支持ACPI规范的x86系统中正常工作。

现代驱动模型的特点：

用户空间访问：通过sysfs虚拟文件系统提供设备分层视图，便于管理。sysfs自动挂载或手动配置到系统中，设备插入时自动创建对应目录，包含设备名称、电源状态等信息。总线层管理：根据探测到的设备创建相关文件，如PCI设备的中断和资源文件。特定驱动程序：导出设备特定数据或接口，增强设备信息的可访问性。

驱动模型的核心数据结构：

包括设备驱动的主要结构、总线类型定义等，共同作用实现分层驱动模型，为设备提供统一的管理和控制方式。

了解这些关键点，有助于在学习Linux驱动开发时，更好地理解和应用驱动模型，从而更有效地进行设备管理和驱动开发。

PCIe体系结构

在现代计算机架构中，PCIe（Peripheral Component Interconnect Express）体系结构扮演着至关重要的角色，它以高效和灵活的点对点全双工数据传输，连接着CPU与各种设备。让我们深入探讨PCIe的关键组件和数据传输机制，以及Linux内核如何通过设备模型进行管理和驱动。

首先是PCIe架构的核心组件：

- **Root Complex**: CPU与PCIe总线的桥梁，负责CPU请求的转换和不同类型信号的处理。

- **Switch**: 提供扇出功能，如同一个枢纽，连接多个PCIe设备，确保通信的广度和深度。

- **Bridge**: 跨越不同总线（PCI、PCI-X、PCIe）的纽带，实现设备间的连接。

- **PCIe Endpoint**: 实体设备，它们是PCIe通信的终端，支持双向高速数据传输。

PCIe的数据传输采用三层结构：

- **Transaction Layer**: 负责封装和解封装数据，确保通信的准确无误。

- **Data Link Layer**: 管理数据包的传输，包括错误检测和恢复机制。

- **Physical Layer**: 基础的物理层连接，确保比特流的可靠传输。

Linux内核的设备模型将总线、设备和驱动抽象化，通过bus_type维护设备与驱动的关联。pci_driver_init()初始化全局PCI总线结构，pci_bus_match则在设备与驱动之间进行精确匹配，触发pci_device_probe的执行流程。

设备的创建过程始于pci_host_probe，它从host bridge开始，向下扫描直至bus 0，同时注册设备并构建硬件描述。在这个过程中，Device Tree（DTS）被用来描述硬件，从而创建platform_device。

核心函数nwl_pcie_probe负责驱动与设备的初始化和注册，它首先分配pci_host_bridge资源，解析DTS提供的信息，设置中断处理函数，如nwl_pcie_leg_handler。中断处理环节中，PCIe控制器作为中断控制器，接收设备的中断请求，然后通过中断号映射（irq_domain）将中断传递给中断处理函数，如generic_handle_irq，执行相应的设备处理逻辑，最后通过中断级联完成中断的处理。

值得注意的是，PCIe驱动支持两种中断方式：Legacy Interrupt（基于INTA#信号）和MSI Interrupt（基于消息传递）。中断流程从设备出发，通过PCIe控制器到达CPU，经过一系列函数处理，最终在中断级联中确保设备的正确响应。

总之，PCIe体系结构的巧妙设计与Linux内核的设备模型紧密协作，为系统的高效通信提供了坚实的基础，无论是在数据传输的细节还是在中断管理的复杂性上，都展现出其强大和灵活性。

深入了解iommu系列一：iommu硬件架构和驱动初始化

深入理解iommu系列一：iommu硬件架构与驱动初始化

硬件架构

iommu，即DMA Remapping Unit，如上图所示，通常在硬件服务器上以多个DMAR形式存在，与PCIE设备、ioapic、HPET设备对接。DMAR通常集成在Root Complex中，理论上系统所有外设DMA操作需通过DMAR，除非在p2p通信且PCIE switch开启了ATS功能。下图展示了PCI设备在iommu启用时进行read DMA操作的流程。

iommu的出现主要解决了两个问题。首先，允许32位DMA能力的设备访问超过4G的内存地址空间，这极大提高了效率和开发者体验。例如，系统有6G内存，挂载了32位DMA能力的外设，需要在4G以上分配buffer时，iommu使得直接映射到目标buffer上成为可能，避免了效率低下和复杂性。其次，iommu可将多个分散的DMA操作合并为连续操作，提高效率。

随着虚拟化技术在数据中心的广泛应用，iommu的职责扩展为转换与隔离，尤其在sriov场景下，避免了直接访问虚拟机A的设备DMA到虚拟机B的内存。这得益于PCIE协议在tlp上的增强，每个外设的DMA请求携带唯一标识设备的bdf号，通过此号索引到设备的IOVA转换表，这是早期PCI协议无法实现的。

iommu硬件使能

在服务器启动时，BIOS通过DMAR ACPI表检测iommu硬件，具体结构如图所示。表中支持5种类型信息，其中drhd描述真实的iommu硬件结构。我们重点介绍几个关键Field，包括与某个DMA remapping unit关联的pci domain、设备范围以及是否扫描PCI bus下所有设备的标志位。驱动通过相关结构体定义实现这些功能。

intel iommu硬件从发现到初始化的流程始于IOMMU_INIT_POST(detect_intel_iommu)。此函数获取并解析DMAR表，验证硬件单元可用性，并指定初始化函数入口为intel_iommu_init。该函数进行内存池创建、解析不同类型的remapping structures（硬件单元、预留内存、根ATS等）以及初始化硬件单元下的设备。

初始化过程包括创建IOVA范围、解析并关联设备、忽略无设备或仅显卡的硬件单元以及对DMA remapping的初始化工作，如设置缓存机制和分配特定寄存器。设置硬件是否有直通能力通过读取ECAP或命令行参数实现，静态映射表创建则涉及内存提前建立IOVA到HPA的映射。

pci_bus初始化中，为设备设置intel_iommu_ops，并通过iommu_bus_init进行初始化，包括注册回调函数和创建iommu_group，实现设备分组。

总结

本文详细阐述了iommu硬件架构与初始化流程，核心是硬件通过DMAR表被系统发现和解析，解析硬件设备，为PT模式下的硬件创建静态映射表，并对PCI设备进行分组。理解关键概念后，下文将深入探讨虚拟化与非虚拟化场景下的DMA操作和中断映射处理。

后记

下一篇文章将详细探讨iommu在虚拟化和非虚拟化场景下的DMA操作及中断映射处理。在此之前，您可以思考以下问题：

Linux内核：Pci设备驱动——设备枚举

Linux文件系统详解

Linux进程管理---实时调度

Linux内核内存管理-缺页异常

Linux内核内存管理-brk系统调用

PCI设备驱动简介：PCI设备驱动遵循设备驱动模型，使用设备模型的相应函数。PCI设备被挂载到PCI总线的device队列，而对应的驱动则挂载到pci总线的driver队列。安装PCI设备驱动与USB设备驱动模式相似，主要复杂之处在于如何发现设备并将其添加到PCI设备队列中。

PIC架构概貌：所有根总线链接在pci_root_buses链表中，pci_bus与device之间建立连接，pci_bus与它的下层总线通过children链表关联。每个pci设备的pci_dev->bus指向所属的pci_bus，而pci_dev->bus_list则链接在它所属bus的device链表上。所有pci设备链接在pci_device链表中。

PIC设备的配置空间：每个PCI设备有最多256个连续配置空间，包含厂商ID、设备ID、IRQ、设备存储区信息等。通过动态查询PCI设备信息的PCI总线功能，我们可以在x86平台上使用保留的0xCF8~0xCFF的8个寄存器进行读写操作。格式包括总线号、设备号、功能号、寄存器号以及有效位。

总线枚举入口分析：PCI代码分为平台相关与平台无关两部分，PCI设备的枚举由pcibios_scan_root()函数完成。在x86平台下，这个过程通常在pci_legacy_init()函数中被调用。通过分析pci_direct_init()函数，我们了解到PCI设备的枚举过程主要依赖于pci_direct_probe()函数的返回值，即使用type1配置机制。

PCI设备的枚举过程：pcibios_scan_root()从根总线开始枚举设备，通过pci_scan_bus_parented()函数进一步扫描子总线，最终通过pci_scan_slot()函数扫描每个设备的所有功能号对应的设备。对于每个设备，pci_scan_single_device()函数检查其是否存在，并将设备添加到所属总线的devices链表上。

PCI设备信息的读取与处理：对于常规设备，读取6个存储区间和一个ROM；PCI桥设备包含2个存储区间和一个ROM；Cardbus设备则只有一个存储区间但没有ROM。设备IRQ号、内部存储区间等信息的确定与处理涉及具体寄存器的读取与解析。

PCI桥的处理：在枚举PCI桥时，除了常规设备配置字段，还需处理过滤窗口配置，以控制地址访问方向和启用内存访问、I/O访问功能。PCI桥提供三个过滤窗口，分别用于控制地址访问方向。读取PCI桥配置信息的pci_read_bridge_bases()函数负责完成这一任务。

总结：Linux的PCI架构采用深度优先遍历算法进行设备枚举。通过这一章的分析，读者应能理解PCI架构并解决设备枚举过程中的疑问。后续章节将深入分析其他PCI架构相关问题。

PCI-PCIe设备驱动编写方法论

PCIPCIe设备驱动编写方法论主要包括以下几点：

明确硬件拓扑结构：

PCI/PCIe是设备互联的规范，编写驱动前需了解硬件的拓扑结构。

区分驱动类型：

PCI/PCIe接口芯片驱动：主要关注VID、DID、BAR的使用情况，以及中断与DMA的启用等。字符设备、块设备、网络设备驱动：需根据具体芯片手册，明确时钟、复位、中断、读写操作及涉及的寄存器。

利用Linux内核框架：

Linux操作系统下，PCI/PCIe接口芯片的驱动框架由内核实现，开发者主要关注特定配置。PCI设备驱动程序从总线0开始搜索整个PCI系统，记录设备并建立描述系统拓扑的数据结构链表。

了解PCI地址空间：

PCI有三种地址空间：I/O空间、内存空间和配置空间。I/O空间和内存空间由设备驱动程序使用，配置空间由Linux内核的PCI初始化代码使用。

枚举和配置PCI设备：

Linux内核负责枚举和配置PCI设备，通常在内核初始化阶段完成。通过BIOS或内核自身实现对PCI设备的初始化，根据PCI access mode选项提供选择。

访问配置空间：

PCI配置空间头部包含设备类型、性质等信息，用于检测PCI总线上的设备。配置寄存器通过统一的入口点访问，由PCI桥提供具体读写操作。Linux内核保留了特定地址空间用于配置寄存器组的访问。

实现访问逻辑：

根据设备手册，确定是内存访问还是I/O访问，并实现相应的逻辑。

总结：PCIPCIe设备驱动编写需要深入了解硬件拓扑结构、区分不同类型的驱动、利用Linux内核框架、了解PCI地址空间、掌握枚举和配置过程、访问配置空间，并最终根据设备手册实现具体的访问逻辑。

PCIe AER详解

深入解析：PCIe AER：高级错误报告的全面指南

PCIe AER，即PCI Express高级错误报告，是现代数据总线中的重要组成部分，它以高度精确的方式监控并报告可能出现的错误，确保数据传输的稳定性和可靠性。AER将错误分为纠正性和不可纠正性，其中不可纠正错误又细分为ERR_FATAL（影响整个链路）和ERR_NONFATAL（影响设备功能）两个级别。

关键的AER寄存器包含了状态、掩码和错误级别的信息，错误的报告通过MSI/INTx中断或系统错误中断的方式传递到CPU。驱动程序绑定于PCIe根端口，对于支持RCEC（Receive Correctable Error Capable）设备，AER确保了有效的错误处理流程：从设备检测到错误，经由根端口中断，最终由CPU进行处理。

错误处理流程

可纠正错误：设备首先报告错误，随后驱动程序清除错误状态并读取详细信息，必要时执行错误恢复。

不可纠正错误：处理过程类似，但重点在于链路恢复，例如， VendorID=8086h, DeviceID=0329h的设备可能需要进行特殊处理。

驱动程序实现的关键在于注册pci_error_handlers，这包括错误检测、内存操作控制等核心功能。以NVMe驱动为例，其注册部分可在drivers/nvme/host/pci.c文件中找到，而NVMe驱动的名称为".name = "nvme"。

深入理解

协议层面：AER机制巧妙地整合了固件、MSI/INTx中断以及操作系统控制，实现了高效而精确的错误报告和处理。

内核实现：Linux内核中，AER测试套件（Linux AER Test Suite）提供了强大的调试工具，确保了内核层面的兼容性和性能优化。

固件与硬件：理解PCIe Firmware文档，如v3.2和5.0r1.0版本，以及ACPI规范，对硬件与固件交互至关重要。

软件验证：aer-inject工具在软件开发阶段，用于验证AER处理的准确性。

参考文档：从UEFI规范到Linux内核的详细文档，如OLS 2007版本，都是深入研究PCIe AER不可或缺的参考资料。

通过全面掌握PCIe AER，我们能深入理解数据传输中的故障检测和恢复机制，确保系统的稳定性和数据完整性。无论是硬件工程师、驱动开发者还是系统管理员，对PCIe AER的理解都是提高系统效能和故障应对能力的关键。

Hackintosh笔记本内建雷电三简单驱动教程

深入解析雷电三简单驱动教程，旨在解决当前黑苹果社区中稀缺的雷电三驱动方法问题，本文将详细阐述所需步骤和注意事项。

本文以惠普战99(i7版本，非Xeon)为例，系统为macOS 10.15 Catalina developerBeta4 (19A512f)，雷电3型号为JHL6340。驱动方法主要涉及两个文件：ssdt和IOElectrify.kext。IOElectrify驱动旨在解决热插拔问题，可以自编译或下载编译好的版本，实测在10.15中使用无碍。建议修改IOElectrify的info.plist的IOKitPersonalities-IOElectrifyBridge-IOPCIPrimaryMatch属性，桥接ID通过Hackintool-PCI设备找到，格式为设备+供应商（去掉0x）。

ssdt需要根据个人情况修改雷电三路径，通常通过IOReg定位设备路径，但需注意在IOReg中搜索thunderbolt可能找不到设备。采用trick将IOElectrify放入kext/other后关机重启，之后在IOReg中找到thunderbolt所在位置，确定路径（如RP01），修改ssdt文件中相应路径（如将RP05改为RP01），并编译确认无误后保存为.aml文件，放入ACPI/patched。重启后检查顶部栏是否出现ExpressCard设备，同时在系统报告-PCI中查看相关设备信息。在config.list-Devices-Properties中可自定义描述。

连接HP thunderbolt3 Dock后，以下为几处关键操作截图。注意雷电三接口与USB有关，需定制USB设置为typeC+sw，具体定制方法不赘述。

2019-08-06更新：建议使用源自tonymacx86的SSDT-TB替换原教程中的老补丁，后者可能导致严重bug。

解决出现USB控制器但缺少NHI0设备的问题。

注意：定制USB时需确保设置为typeC+sw，此细节不详述。

附加文件下载链接：

推荐软件列表：

参考资料：

岩神、tonymacx86